Comparison of multi-layer bus interconnection and a network on chip solution

Abstract. This thesis explains the basic subjects that are required to take in consideration when designing a network on chip solutions in the semiconductor world. For example, general topologies such as mesh, torus, octagon and fat tree are explained. In addition, discussion related to network interfaces, switches, arbitration, flow control, routing, error avoidance and error handling are provided. Furthermore, there is discussion related to design flow, a computer aided designing tools and a few comprehensive researches. However, several networks are designed for the minimum latency, although there are also versions which trade performance for decreased bus widths. These designed networks are compared with a corresponding multi-layer bus interconnection and both synthesis and register transfer level simulations are run. For example, results from throughput, latency, logic area and power consumptions are gathered and compared. It was discovered that overall throughput was well balanced with the network on chip solutions, although its maximum throughput was limited by protocol conversions. For example, the multi-layer bus interconnection was capable of providing a few times smaller latencies and higher throughputs when only a single interface was injected at the time. However, with parallel traffic and high-performance requirements a network on chip solution provided better results, even though the difference decreased when performance requirements were lower. Furthermore, it was discovered that the network on chip solutions required approximately 3–4 times higher total cell area than the multi-layer bus interconnection and that resources were mainly located at network interfaces and switches. In addition, power consumption was approximately 2–3 times higher and was mostly caused by dynamic consumption.Monitasoisen väyläarkkitehtuurin ja tietokoneverkkomaisen ratkaisun vertailua. Tiivistelmä. Tutkielmassa käsitellään tärkeimpiä aihealueita, jotka tulee huomioida suunniteltaessa tietokoneverkkomaisia väyläratkaisuja puolijohdemaailmassa. Esimerkiksi yleiset rakenteet, kuten verkko-, torus-, kahdeksankulmio- ja puutopologiat käsitellään lyhyesti. Lisäksi alustetaan verkon liitäntäkohdat, kytkimet, vuorottelu, vuon hallinta, reititys, virheiden välttely ja -käsittely. Lopuksi kerrotaan suunnitteluvuon oleellisimmat välivaiheet ja niihin soveltuvia kaupallisia työkaluja, sekä käsitellään lyhyesti muutaman aiemman julkaisun tuloksia. Tutkielmassa käytetään suunnittelutyökalua muutaman tietokoneverkkomaisen ratkaisun toteutukseen ja tavoitteena on saavuttaa pienin mahdollinen latenssi. Toisaalta myös hieman suuremman latenssin versioita suunnitellaan, mutta pienemmillä väylänleveyksillä. Lisäksi suunniteltuja tietokoneverkkomaisia ratkaisuja vertaillaan perinteisempään monitasoiseen väyläarkkitehtuuriin. Esimerkiksi synteesi- ja simulaatiotuloksia, kuten logiikan vaatimaa pinta-alaa, tehonkulutusta, latenssia ja suorituskykyä, vertaillaan keskenään. Tutkielmassa selvisi, että suunnittelutyökalulla toteutetut tietokoneverkkomaiset ratkaisut mahdollistivat tasaisemman suorituskyvyn, joskin niiden suurin saavutettu suorituskyky ja pienin latenssi määräytyivät protokollan käännöksen aiheuttamasta viiveestä. Tutkielmassa havaittiin, että perinteisemmillä menetelmillä saavutettiin noin kaksi kertaa suurempi suorituskyky ja pienempi latenssi, kun verkossa ei ollut muuta liikennettä. Rinnakkaisen liikenteen lisääntyessä tietokoneverkkomainen ratkaisu tarjosi keskimäärin paremman suorituskyvyn, kun sille asetetut tehokkuusvaateet olivat suuret, mutta suorituskykyvaatimuksien laskiessa erot kapenivat. Lisäksi huomattiin, että tietokoneverkkomaisten ratkaisujen käyttämä pinta-ala oli noin 3–4 kertaa suurempi kuin monitasoisella väyläarkkitehtuurilla ja että resurssit sijaitsivat enimmäkseen verkon liittymäkohdissa ja kytkimissä. Lisäksi tehonkulutuksen huomattiin olevan noin 2–3 kertaa suurempi, joskin sen havaittiin koostuvan pääosin dynaamisesta kulutuksesta

Digitaalinen pyörämittari

Tässä työssä toteutettiin digitaalinen pyörämittari vertailemalla erilaisia komponentteja ja muodostamalla siten kokonaisuus, joka sisälsi muun muassa seuraavan laisia osia; mikrokontrolleri, Bluetooth LE, LCD näyttö, lämpötila- ja kiihtyvyysanturit, mikro SD korttipaikka, mikro USB liitin ja latauspiiri akulle. Varsinainen nopeuden mittaaminen toteutettiin erillisellä anturoinnilla, joskaan se ei ollut ydinsisältönä tässä työssä. Toteutetulla prototyypillä oli kapasiteettia myös muunlaisten sovelluksien toteuttamiseen, joten komponentit valittiin monipuolisten ominaisuuksien, virrankulutuksen, fyysisten mittojen, hinnan ja saatavuuden perusteella. Tavoitteena oli kohtuullinen laskentateho, tiedon ilmaisu näytöllä, kommunikointi ulkopuolisten laitteiden kanssa ja ulkopuolisten antureiden liitettävyys jälkikäteen. Prototyypissä havaittiin ongelmia ja haasteita akunkestossa, laitteiston stabiilissa toiminnassa ja kompaktissa kokonaisuudessa. Kaikkiaan oltiin kuitenkin tyytyväisiä lopputulokseen, sillä fyysiset mitat olivat kämmenelle hyvin sopivia, kaikki halutut komponentit saatiin sovitettua piirilevylle ja ne toimivat oletetulla tavalla.Digital bicycle meter was designed in this research which contains different kind of components that were compared and then selected for the end product. For example, it contained microcontroller, Bluetooth LE module, LCD screen, temperature and acceleration sensors, micro SD card, micro USB connector and charger circuit for battery. However, there were no design for specific speed sensor on the printed circuit board because it was not the core content of this research. Although, bicycle’s speed sensor was modeled with external board for testing purpose. In addition, the designed prototype had more capacity for different kind of applications which was taken in consideration when components were selected. However, the main reasons were low current consumption, physical dimensions, price and availability. The goal was to have reasonable computing ability, implementing data on screen, communication with external devices and possibility to extend afterwards with different kind of devices. Prototype had a few problems and challenges with power savings, stability and compact body. However, physical dimensions worked well with a human hand and all components were fitted well on the printed circuit board. In addition, all components worked as expected